一、相关概念

1. 集成电路

1. 组合电路（Combinational Circuits）的组成部分

   • $m$ 个输入， $n$ 个输出
   • $n$ 个切换函数（Switching Functions），每个切换函数将 $2^m$ 种不同的输入映射为一个用于输出的布尔值

2. 集成电路（Integrated Circuit）是集成了逻辑门和存储单元的半导体晶片

   简称	全名	逻辑门的数量
   SSI	small scale integrated	< 10
   MSI	medium scale integrated	10 - 100
   LSI	large scale integrated	100 - 数千
   VLSI	very large scale integrated	数千 - 数百万

2. 分层设计 Hierachical Design

1. 为了避免组合电路内部的映射关系过于复杂，采用模块化的设计思路：
   • 将整个映射函数分解（Decompose）为若干个块（Blocks）
   • 将每个块内部的函数分解为更小的块，直到每个块都足够小
   • 无法再分解的块称为 Primitive Block
   • 所有块（包含被分解的块）的集合称为一个 层次结构（Hierachy）
2. 可复用的函数（Reusable Functions）：将复杂的设计分解为常见的、可复用的函数块，这些块的功能经过验证、附有完善的文档，常放置于库（Library）中供大家调用

3. 技术参数

门的实现主要通过以下参数特性描述：

1. 扇入扇出 Fan-in & Fan-out

   • 扇入：一个门能够接受的最多输入量，例如：一个四输入与非门的扇入就是 4
   • 扇出：一个门在不降低工作性能的情况下，其输出可以驱动多少门，例如：一个非门的输出能够同时负载 4 个非门并且都能正常工作，则其扇出为 4，其也能通过 标准负载 来定义

   <aside> 💡

   标准负载：是衡量“负载”的一个“单位砝码”，其大小等于一个非门贡献的负载压力

   </aside>

2. 门的成本 Cost for a gate

   • 门的成本与门占用的芯片面积成正比
   • 门的面积大致与晶体管的数量和尺寸以及连接它们的布线量成正比
   • 忽略布线面积，门的面积大致与门的输入计数（Gate Input Cost）成正比 因此，门输入计数是门成本的粗略衡量标准

4. 延迟 Delay

1. 转换时间 Transition Time

   转换时间分为 $t_{LH}$ 和 $t_{HL}$ 两部分

   • $t_{LH}$：门输出从 10% 升高到 90% 的时间
   • $t_{HL}$：门输出从 90% 降低到 10% 的时间

   

   <aside> 💡

   可以用转换时间（Transition Time）评估负载的大小：随着负载增加，转换时间也会增加（如图），而扇出定义中提到的“正常工作”，就是指门的转换时间不超过其预定的最大转换时间

   

   </aside>

2. 传播延迟 Propagation Delay

   • 传播延迟分为 $t_{PLH}$ 和 $t_{PHL}$ 两部分，以输入和输出的变化中点时间差进行计算
   • 传播延迟常用 $t_{PD}=(t_{PLH}+t_{PHL})/2$ 表示

   

   <aside> 💡

   转换时间与传播延迟的辨析

   • 转换时间专注于输出的变化，而传播延迟则包含了输入的变化和输出的变化整个过程
   • 转换时间只需输出的时序图即可表示；传播延迟则需通过比较输入和输出的偏差来表示的 </aside>

3. 延迟模型 Delay Model

   为了刻画门的延迟，需要对其建模，常见的模型有两种：

   • **传输延迟模型（Transport Delay）：**认为输入和输出之间的延迟是定值
   • **惯性延迟模型（Inertial Delay）：**在传输延迟模型基础上，引入了拒绝时间（Rejection Time），表征当输入达到一定能量后才能触发门输出；如果输入信号发生变化后在拒绝时间以内变回原值，则输出信号不变

   

   <aside> 💡

   意外情形——毛刺（Glitch）

   分析下图的二路选择器（每个逻辑门的延迟标注在其上）

   在传输延迟模型下，由于反相器存在延迟，因此会出现下图 Y 波形中箭头所指的毛刺，这是一种意外情况

   

   </aside>

4. 由负载导致的额外延时

   • 计算电路的延迟时，有两方面需要考虑，一方面是电路自身所导致的一个固定延迟，另一方面则是由于不同的负载导致的额外延迟（即：门的负载 / 扇出越多，则延迟越大）

   • 如果考虑到这种影响，电路中门的延迟会根据其输出上的电路负载而呈现不同的值

     示例：

     

二、设计流程

1. 流程概述